訊號完整性分析- HyperLynx SI
HyperLynx SI 是一套完整的訊號完整性解決方案，能自動化佈局前後的驗證並簡化複雜分析。它支援 DDR3-5 記憶體介面分析、序列鏈結的漸進式合規性驗證，以及全面考量阻抗與串擾的通用眼圖預測，協助設計人員及早發現並解決高速數位設計中的訊號問題。
HyperLynx SI
- 全方位訊號分析：透過 BoardSim 與 LineSim 完整涵蓋佈局前後與假設分析。
- 自動化 3D 建模：運用三大解析器自動建立 SERDES 通道的高精度 3D 模型。
- 標準合規與預算：執行特定通訊協定合規性驗證，精準計算 DDRx 介面時序預算。
- 快速解決 SI 瓶頸：檢測並評估訊號完整性問題，確保高速傳輸品質。
HyperLynx SI DDRx
專為雙資料速率（DDR）記憶體介面打造的完整分析工具
- DDR 整合分析：支援 DDR 介面的訊號與時序分析、電源感知及 DDR5 應用。
- 佈局前模擬：評估繞線與終端影響，預先掌握實際系統的電壓與時序裕量。
- 佈局後自動驗證：結合自動拓樸提取與協定感知模擬，快速完成完整介面驗證。
- 前後期一致性：統一佈局前後的分析流程，方便交叉比對並快速解決問題。
- 詳細報表與眼圖：產出通過/失敗清單，並透過眼圖遮罩直觀顯示電壓與時序裕量。
HyperLynx SI GHz
專為multi-GHz高速序列通道與複雜 PCB 設計打造的高階信號完整性分析方案。
- 雙模式分析：支援基於標準的互連合規性分析，以及基於廠商模型的 IBIS-AMI 模擬。
- 自動化配置：透過內建設定檔自動配置通道速度、調變、分析流程與指標回報，並支援自訂與快速假設分析。
- 高效 3D EM 建模：自動化整個 3D 電磁建模過程，只需指定信號與干擾源條件，即可享有全通道建模精度，且運算與記憶體成本極低。
